1. 負(fù)責(zé)FPGA系統(tǒng)方案的選型和邏輯代碼的開(kāi)發(fā)；
2. 負(fù)責(zé)數(shù)字信號(hào)處理算法架構(gòu)搭建、仿真以及測(cè)試；
3. 根據(jù)業(yè)務(wù)領(lǐng)域的需求，開(kāi)展相關(guān)研究工作，配合項(xiàng)目總師開(kāi)展方案論證、系統(tǒng)聯(lián)試；
4. 負(fù)責(zé)相關(guān)開(kāi)發(fā)文檔的編寫和維護(hù)；
5. 根據(jù)業(yè)務(wù)領(lǐng)域需求開(kāi)展科技創(chuàng)新工作，包括科技成果、獎(jiǎng)勵(lì)申報(bào)，專利申請(qǐng)，成果轉(zhuǎn)化，課題申報(bào)等；
6. 承擔(dān)本部門獨(dú)立承制項(xiàng)目的產(chǎn)品開(kāi)發(fā)與交付等工作；

技能要求：

1. 一年以上相關(guān)崗位工作經(jīng)驗(yàn)；
2. 精通Verilog/VHDL硬件描述語(yǔ)言，熟悉FPGA開(kāi)發(fā)流程；
3.熟練掌握Quartus, Vivado, ModelSim, ISE等工具；
4.熟悉多種接口規(guī)范及設(shè)計(jì)（PCIe,SRIO），有PCIe和SRIO設(shè)計(jì)與驗(yàn)證經(jīng)驗(yàn)者優(yōu)先
5. 熟悉無(wú)線通信原理、數(shù)字信號(hào)處理理論，有通信信號(hào)處理開(kāi)發(fā)經(jīng)驗(yàn)者優(yōu)先；
6、熟悉Matlab、C等仿真開(kāi)發(fā)工具